Home

Aulas:

Aula 1 (Apresentação da Disciplina e Quartus Prime)

Aula 2 (Revisão de Lógica Sequencial)

Aula 3 (Máquina de Estados Finitos)

Aula 4 (Temporização em circuitos digitais)

Aula 5 (Funcionamento da FPGA)

Aula 6 ( Assunto )

Aula 7 (Decomposição das instruções do tipo R)

Aula 8 (Decomposição das instruções do tipo I)

Aula 9 (Decomposição das instruções do tipo J)

Aula 10 (Definição das funções necessárias na ALU)

Aula 11 (ALU em VHDL)

Aula 12 ( Assunto )

Aula 13 (Lógica de controle para execução em single clock)

Aula 14 (Lógica de controle para execução em single clock)

Aula 15 (Verificação de aprendizagem)

Aula 16 ( Assunto )

Aula 17 (Técnicas de depuração de hardware)

Aula 18 (AssuntoExecução de assembly com as instruções implementadas)

Aula 19 (Unidade de controle para o pipeline microprogramada)

Aula 20 ( Assunto )

Aula 21 ( Assunto )

Aula 22 ( Assunto )

Aula 23 ( Assunto )

Aula 24 ( Assunto )

Aula 25 ( Assunto )

Aula 26 ( Assunto )

Aula 27 ( Assunto )

Aula 28 ( Assunto )

Aula 29 ( Assunto )

Aula 30 ( Assunto )

---

Página com links de referências sobre VHDL, Quartus, etc ...