Verilog

My projects for FPGA

---

Homeworks:

• Комбинаторные элементы
  • SR_latch
  • D_latch
  • D_flipflop
  • test_benches for all logical elements.
• 4-значный счетчик шестнадцатиричных чисел
  • Модули (в top):
    • clkdiv
    • clkdiv10
    • cnthex
    • hex2seg
    • hex_display
    • shownumber
• Homework 3
• Homework 4
• Homework 5