Lab6 合成error (Failed run(s) : 'design_1_caravel_0_0_synth_1') #165
-
|
大家好，我在執行source run_vivado時，遇到了以下error，不知道應該如何解決? 謝謝。
|
Beta Was this translation helpful? Give feedback.
Replies: 2 comments 1 reply
-
|
Hi同學，可以試試看在[vvd_caravel_fpga_40mhz.tcl]這個檔案大約200行的位置加上bram.v試試看，有可能是合成時檔案有少。 |
Beta Was this translation helpful? Give feedback.
-
|
可以去.run資料夾看錯誤檔案的狀況。 |
Beta Was this translation helpful? Give feedback.
-
|
查看lab-wlos_baseline/vivado/vvd_caravel_fpga/vvd_caravel_fpga.runs/design_1_caravel_0_0_synth_1/runme.log後，發現是tcl裡面的set files沒有包含到bram，加上後已成功合成。謝謝！ |
Beta Was this translation helpful? Give feedback.
Hi同學，可以試試看在[vvd_caravel_fpga_40mhz.tcl]這個檔案大約200行的位置加上bram.v試試看，有可能是合成時檔案有少。