Skip to content

sofiavalos/Verilog_Ethernet_10g_PCS

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

21 Commits
 
 
 
 
 
 
 
 

Repository files navigation

Ethernet 10GBASE PCS

Repositorio

La base del repositorio son los módulos proporcionados por Alex Forenchich en su propio repositorio.

Documentación

El bloque PCS se encuentra estructurado de la siguiente manera:

eth_phy_10g
  └── eth_phy_10g_rx - eth_phy_10g_rx_inst
      ├── eth_phy_10g_rx_if - eth_phy_10g_rx_if_inst
      │   ├── lfsr - descrambler_inst
      │   ├── lfsr - prbs31_check_inst
      │   ├── eth_phy_10g_rx_frame_sync - eth_phy_10g_rx_frame_sync_inst
      │   ├── eth_phy_10g_rx_ber_mon - eth_phy_10g_rx_ber_mon_inst
      │   └── eth_phy_10g_rx_watchdog - eth_phy_10g_rx_watchdog_inst
      └── xgmii_baser_dec_64 - xgmii_baser_dec_inst
  └── eth_phy_10g_tx - eth_phy_10g_tx_inst
      ├── xgmii_baser_enc_64 - xgmii_baser_enc_inst
      └── eth_phy_10g_tx_if - eth_phy_10g_tx_if_inst
          ├── lfsr - scrambler_inst
          └── lfsr - prbs31_gen_inst

Para obtener más información detallada sobre los bloques PCS, consulta la documentación detallada en la Wiki.

About

Bloques y bancos de pruebas PCS para Ethernet 10G.

Topics

Resources

License

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published